HBM DRAM - 고대역폭 메모리 Architecture // HBM2, HBM3, TSV, 3D 스택 DRAM

HBM DRAM 기술의 핵심 아키텍처와 특징을 탐색하며, 고대역폭 메모리의 혁신적인 변화와 그 응용 분야를 알아봅니다. HBM2와 HBM3의 차이점, TSV 기술의 중요성, 그리고 3D 스택 DRAM 솔루션의 장점을 중점적으로 다룹니다.

 

 

목차

1. HBM DRAM 기술의 개요
   1-1. Core DRAM Die의 특징
   1-2. Base Logic Die의 구성

2. HBM의 세대별 비교
   2-1. HBM2와 HBM3의 주요 차이점
   2-2. JEDEC에 의한 HBM 표준화의 중요성

3. HBM DRAM의 테스트 및 적용 분야
   3-1. TSV 기술의 중요성과 테스트 방법
   3-2. HBM의 주요 응용 분야와 장점

 

1. HBM DRAM 기술의 개요

---

HBM (High Bandwidth Memory) DRAM은 현대 컴퓨팅 환경에서 프로세서의 성능 향상을 위해 필요한 고대역폭 메모리 솔루션입니다. 이 기술은 256 GBps 이상의 높은 대역폭을 달성하면서도 전력 소모를 줄일 수 있는 혁신적인 방법을 제공합니다.

 

HBM의 기본 구조는 바닥에 위치한 기본 로직 다이(Die)와 그 위에 쌓인 핵심 DRAM 다이로 구성됩니다. 이러한 다이들은 TSV (Through-Silicon Via) 기술을 활용하여 서로 연결됩니다. 이러한 구조는 전력 및 접지를 공통 평면으로 지원하여 여덟 개의 채널을 모두 지원할 수 있습니다. HBM 구조에서 핵심 다이는 TSV 인터페이스와 함께 전통적인 DRAM 아키텍처를 가지고 있습니다. 기본 다이에는 I/O 버퍼와 필수 테스트 로직이 포함되어 있습니다.

 

1-1. Core DRAM Die의 특징

Core DRAM Die는 HBM의 핵심 구성 요소 중 하나로, 고성능 메모리 솔루션의 중심 역할을 합니다. 이 다이는 전통적인 DRAM 아키텍처를 기반으로 하며, TSV 인터페이스를 통해 다른 다이와 통신합니다. 이러한 구조는 HBM이 전통적인 DRAM에 비해 우수한 용량, 대역폭 및 전력 효율성을 제공할 수 있게 합니다.

 

HBM의 핵심 DRAM 다이는 고유한 특징과 기능을 가지고 있습니다. 이 다이는 전력 및 접지를 공통 평면으로 지원하여 여덟 개의 채널을 모두 지원할 수 있습니다. 또한, 이 다이는 TSV 인터페이스를 통해 기본 로직 다이와 통신하며, 이를 통해 데이터 전송 및 처리가 빠르게 이루어집니다.

 

1-2. Base Logic Die의 구성

HBM의 Base Logic Die는 메모리의 핵심 구성 요소로서, 다양한 기능과 역할을 수행합니다. 이 구성 요소는 HBM DRAM과 호스트 ASIC의 메모리 컨트롤러 간의 주요 인터페이스를 위한 PHY, TSV, DFT 로직, 그리고 직접 접근 (DA)으로 구성됩니다.

 

Base Logic Die의 중심에는 PHY 블록이 위치하며, 이 블록은 HBM DRAM과 호스트 ASIC의 메모리 컨트롤러 간의 주요 인터페이스를 담당합니다. PHY는 총 8개의 채널로 구성되어 있으며, 각 채널은 AWORD (주소/명령 버퍼)와 네 개의 채널 간 DWORD (데이터 버퍼)로 구성됩니다. 총 8개의 AWORD와 32개의 DWORD가 PHY 영역에 위치하고 있습니다.

 

TSV는 신호, 전력, 그리고 접지를 스택 된 핵심 다이로 전달하는 역할을 합니다. 이 배열은 주변 영역에 할당되며, 이 영역은 또한 AWORD, DWORD, 그리고 TSV를 위해 할당됩니다. AWORD는 열 명령, 행 명령, 그리고 주소 제어를 위해 지정됩니다. HBM은 RAS와 CAS 명령을 동시에 허용하는 반 독립적인 행 및 열 명령 인터페이스를 사용합니다. DWORD는 데이터 전송을 위해 할당됩니다.

 

Base Logic Die의 구성은 HBM의 고성능 및 고효율성을 지원하는 데 중요한 역할을 합니다. 이 구성 요소는 데이터 전송의 효율성과 메모리의 전반적인 성능을 향상시키는 데 기여하며, HBM의 혁신적인 아키텍처의 핵심 부분을 형성합니다.

 

 

2. HBM의 세대별 비교

---

HBM (High Bandwidth Memory)는 2013년 10월에 JEDEC에서 처음으로 정의된 표준입니다. 먼저, HBM1은 약 128 GB/s의 대역폭을 제공하며, 2개의 채널로 작동하는 네 개의 2 Gb 핵심 다이를 쌓습니다. HBM1의 공급 전압, VDDC, VDDQ, VPP는 각각 1.2V, 1.2V, 2.5V입니다. HBM1은 오직 레거시 모드 작업만 지원합니다.

 

HBM2에서는 대역폭이 256 GBps 이상으로 향상되었습니다. 이 구성은 스택에서 2, 4, 8개의 핵심 다이를 지원합니다. 또한 HBM2에는 Pseudo 채널 및 Implicit-precharge 작업과 같은 새로운 기능이 도입되었으며 ECC 저장도 있습니다. 여기서, Pseudo 채널 모드는 HBM2에서 매우 중요한 개선 사항입니다. Pseudo 채널 모드에서 각 128비트 채널은 64비트의 두 개의 별도의 Pseudo 채널로 작동할 수 있습니다. Pseudo 채널은 각 그룹이 4개의 뱅크(bank)를 가진 4개의 뱅크 그룹으로 구성됩니다. 채널의 두 Pseudo 채널은 공통 AWORD를 공유하지만 별도의 16개의 뱅크를 가지고 있으며 명령을 개별적으로 실행합니다. Pseudo 채널 모드를 사용하면 HBM2는 최적화된 명령 대역폭, 감소된 대기 시간 및 더 높은 효과적인 데이터 대역폭을 달성할 수 있습니다.

 

2-1. HBM2와 HBM3의 주요 차이점

HBM3 사양은 메모리 밀도, 대역폭 및 전력 효율성에서 극적인 개선을 이루는 것을 그 목표로 두고 있습니다. 특히, 핵심 다이의 밀도를 8 Gb에서 16 Gb로 두 배로 늘리고 4Hi, 8Hi 또는 그 이상의 스택을 특징으로 해야 하는 Request가 있습니다. HBM1 및 HBM2의 기본 다이는 DRAM 프로세스 기술에서 성공적으로 개발 및 제조되었습니다. 그러나 HBM3의 경우 더 높은 속도와 더 낮은 전력 요구 사항을 충족하기 위해 기본 다이는 순수한 DRAM 기술 위에 high-k 금속 게이트 및 low-k IMD (Inter-Metal Dielectric) 체계와 같은 일부 로직 프로세스 기술을 채택해야 이를 양산화 할 수 있습니다.

 

2-2. JEDEC에 의한 HBM 표준화의 중요성

최근의 컴퓨팅 환경에서는 고성능 컴퓨팅(HPC), 네트워킹 및 그래픽 애플리케이션에 대한 성능 목표를 충족시키기 위한 충분한 대역폭을 제공하는 메모리 솔루션이 필요합니다. 이러한 요구를 충족시키기 위해 반도체 메모리의 주요 표준화 기관인 JEDEC는 고대역폭 메모리(HBM) 솔루션의 개발을 요청받았습니다. 이는 최신의 IC 패키징 기술인 Through Silicon Via (TSV) 및 다이 스택킹을 활용한 것입니다.

 

HBM은 고성능 시스템 설계자들에게 매우 매력적인 솔루션입니다. 왜냐하면 메모리 용량의 확장성, 더 작은 풋프린트, 낮은 전력 소모를 제공할 수 있기 때문입니다. HBM 아키텍처는 메모리 용량의 확장성을 제공하며, 더 작은 풋프린트와 낮은 전력 소모의 이점을 가지고 있습니다. 이러한 이유로, DRAM 공급업체와 SoC 제조업체는 TSV 기술을 사용하는 3D IC 형태의 표준화된 HBM을 생산하기 위해 서로가 협력 중에 있습니다.

 

HBM 표준화는 고성능 컴퓨팅, 네트워킹 및 그래픽 애플리케이션의 성능 목표를 달성하기 위한 충분한 대역폭을 제공하는 것을 목표로 합니다. 이를 위해, JEDEC는 최신의 IC 패키징 기술을 활용하여 HBM 솔루션을 개발하였습니다. 이러한 기술의 도입은 메모리 용량의 확장성, 더 작은 풋프린트, 낮은 전력 소모와 같은 다양한 이점을 제공합니다.

 

 

3. HBM DRAM의 테스트 및 적용 분야

---

HBM DRAM의 발전은 고성능 컴퓨팅 시스템의 요구사항을 충족시키기 위한 중요한 단계입니다. 프로세서의 성능이 증가함에 따라 외부 DRAM의 성능은 시스템 성능의 병목이 되었습니다. 이러한 문제를 해결하기 위해 반도체 메모리의 주요 표준화 기구인 JEDEC는 고대역폭 메모리 (HBM) 솔루션 개발을 요청받았습니다. 이는 최신 IC 패키징 기술인 Through Silicon Via (TSV) 및 다이 스택킹을 활용합니다.

 

3-1. TSV 기술의 중요성과 테스트 방법

TSV 기술은 HBM 아키텍처의 핵심입니다. 이 기술을 사용하면 여러 개의 코어 DRAM 다이를 기본 로직 다이 위에 쌓을 수 있습니다. 이로 인해 2 Gbps에서 수천 개의 DQ I/O로 256 GBps 대역폭을 지원할 수 있게 되었습니다.

 

HBM의 패키지 및 테스트에는 여러 도전 과제가 있습니다. 2.5D SiP 생태계가 HBM 공급 업체, SoC 파운드리, OSAT, IP 제공 업체 및 EDA 업체 간에 성숙하게 발전함에 따라 HBM 솔루션은 고급 그래픽 및 HPC 애플리케이션에서 시작하여 주요 컴퓨팅 및 콘솔 애플리케이션으로 확장될 것입니다.

 

TSV 연결의 정확한 측정 및 Repair 회로는 HBM 스택 DRAM의 중요한 부분입니다. 이는 TSV 테스트, 동적 소모 전류 스트레스 테스트, Warpage 처리 및 DA 패드를 통한 속도 테스트와 같은 여러 테스트 도전 과제를 말합니다. 따라서, 이러한 도전 과제를 극복하기 위해 DFT 솔루션을 도입함으로써 KGSD 웨이퍼 수준에서 DRAM 셀에 더 효율적으로 동적 스트레스를 적용할 수 있습니다.

 

HBM은 KGSD 형태로 제공되며, 이후 2.5D SiP 구조에 통합됩니다. HBM 사양은 2.5D SiP 조립 후 인터포저 연결 및 HBM 셀을 테스트하고 수리하는 데 사용할 수 있는 DFT 기능을 말합니다. 이러한 테스트 솔루션은 성공적인 HBM 대량 생산에서 구현되고 검증되었습니다.

 

이러한 기술적 발전을 통해 HBM DRAM은 그래픽, HPC 및 네트워킹과 같은 분야에서 높은 대역폭, 낮은 전력 및 높은 용량의 애플리케이션을 위한 돌파구를 제공합니다. TSV 및 다이 스택킹 기술은 2 Gbps에서 수천 개의 DQ I/O로 256 GBps 대역폭을 지원하는 HBM 아키텍처를 가능하게 합니다.

 

3-2. HBM의 주요 응용 분야와 장점

HBM (High Bandwidth Memory)는 고성능 컴퓨팅, 네트워킹 및 그래픽 애플리케이션을 위해 그들의 성능 목표를 충족시키기 위해 충분한 대역폭을 제공하는 것을 목표로 하는 메모리 솔루션입니다. 이 기술은 TSV (Through Silicon Via) 및 다이 스태킹과 같은 최신 IC 패키징 기술을 활용하여 개발되었습니다. HBM은 시스템 디자이너에게 매우 매력적인 솔루션인데요. 그 이유는, 앞서 말씀드렸듯이 메모리 용량의 확장성, 더 작은 풋프린트, 더 낮은 전력 소모를 제공할 수 있기 때문입니다.

 

HBM의 아키텍처는 여러 개의 핵심 DRAM 다이가 기본 논리 다이 위에 쌓여 있으며, 수천 개의 DQ I/O가 2 Gbps에서 실행되면서 256 GBps 대역폭을 지원합니다. 패키지 및 테스트에 대한 일부 도전과 해결책도 논의되었습니다. 2.5D SiP 생태계가 HBM 공급 업체, SoC 파운드리, OSAT, IP 제공 업체 및 EDA 업체 간에 성숙함에 따라 HBM 솔루션은 고급 그래픽 및 HPC 애플리케이션에서 시작하여 주요 컴퓨팅 및 콘솔 애플리케이션으로 확장될 것입니다.

 

HBM은 그래픽, HPC 및 네트워킹과 같은 작은 형태 요소에서 고대역폭, 저전력 및 고용량 애플리케이션을 위한 돌파구적인 3D 스택킹 DRAM 솔루션입니다. TSV 및 다이 스태킹 기술은 기본 논리 다이 위에 여러 개의 핵심 DRAM 다이가 쌓인 HBM 아키텍처를 가능하게 합니다. 이는 수천 개의 DQ I/O와 함께 256 GBps 대역폭을 지원합니다.

 

HBM의 주요 장점 중 하나는 바로 이들이 제공하는 높은 대역폭입니다. 이를 통해 사용자는 데이터를 더 빠르게 처리하고 더 복잡한 작업을 수행할 수 있습니다. 또한 HBM은 저전력 소모를 특징으로 하므로 배터리 수명이 더 길어집니다. 이러한 이유로 HBM은 고성능 컴퓨팅 및 그래픽 애플리케이션과 같은 분야에서 널리 사용됩니다.

 

결론적으로, HBM은 그 성능과 효율성으로 인해 다양한 응용 분야에서 주목받고 있습니다. 그것은 높은 대역폭, 낮은 전력 소모 및 높은 용량을 제공하여 현대의 고성능 시스템에 이상적입니다.

 

 

출처 : H. Jun et al., "HBM (High Bandwidth Memory) DRAM Technology and Architecture," 2017 IEEE International Memory Workshop (IMW), Monterey, CA, USA, 2017, pp. 1-4, doi: 10.1109/IMW.2017.7939084.

 

HBM 관련 이전 게시글

2023.09.03 - [IT & 과학/반도체 기술 공정] - 에이직랜드의 2023년 차세대 패키지 - RDL 인터포저, 실리콘 브릿지, 히트 스프레더 // 첨단 반도체 패키징 기술(2/3)

에이직랜드의 2023년 차세대 패키지 - RDL 인터포저, 실리콘 브릿지, 히트 스프레더 // 첨단 반도체

2023.09.02 - [IT & 과학/반도체 기술 공정] - 실리콘 인터포저란? - 기본 원리와 구조, 주요 용도 // 첨단 반도체 패키징 기술(1/3)

실리콘 인터포저란? - 기본 원리와 구조, 주요 용도 // 첨단 반도체 패키징 기술(1/3)

2023.08.30 - [IT & 과학/반도체 기술 공정] - TSV이란? - Through Silicon Via 기본 개념, 작동 원리, 장점, 제조 과정, 20203년 기술 동향

TSV이란? - Through Silicon Via 기본 개념, 작동 원리, 장점, 제조 과정, 20203년 기술 동향