HBM은 고성능 컴퓨팅 분야에서 중요한 역할을 하는 메모리 기술입니다. HBM의 성능과 용량의 지속적인 증가로 인해, 그에 따른 열적 도전이 계속해서 증가하고 있습니다. 이러한 도전을 극복하기 위해, HBM의 열 성능 최적화, Joint Thermal Resistance의 개선, 그리고 12 Stacks 이상의 HBM 확장 전략과 같은 다양한 연구와 기술 개발이 필요합니다. 이러한 연구와 기술 개발은 HBM의 성능, 안정성, 그리고 수명을 향상시키는 데 중요한 역할을 할 것입니다.
목차
1. HBM의 열 개선의 중요성
1-1. 고성능 컴퓨팅(HPC)의 급증하는 요구
1-2. HBM의 대역폭 및 용량 증가 예상
2. Joint Thermal Resistance 최적화
2-1. TCB-NCF와 MR-MUF의 열 저항 개선 가능성 분석
2-2. HCB 기술의 열적 Issue 개선을 위한 도전
3. 12 Stacks 이상의 HBM 확장 전략
3-1. On-chip 최적화의 필요성
3-2. 시스템 온도 예측 및 DRAM 수명 예측
1. HBM의 열 개선의 중요성
High Bandwidth Memory (HBM)는 고성능 컴퓨팅(HPC) 분야에서 주요한 역할을 하고 있습니다. HBM의 특징은 넓은 I/O, 낮은 전력 소모, 그리고 작은 풋프린트로, 이러한 성능은 여러 칩을 수직으로 쌓아서 만들어집니다. 또한, 실리콘 인터포저라는 2.5D 패키지 플랫폼을 활용하여 메모리와 로직 다이 간의 통신이 용이합니다.
HPC 분야의 급증하는 요구, 특히 자연어 처리 방법에 대한 관심 증가로 인해, HBM의 필요한 대역폭과 용량은 계속해서 증가할 것으로 예상됩니다. 이로 인해 HBM의 열 저항과 전력 소모가 증가하게 되며, 이는 열적 개선을 위한 도전을 야기합니다.
1-1. 고성능 컴퓨팅(HPC)의 급증하는 요구
HPC의 요구는 챗봇 GPT와 같은 자연어 처리 기술의 발전에 따라 급증하고 있습니다. 이로 인해 HBM의 필요한 대역폭과 용량도 급증하게 되며, 이는 HBM의 열 저항과 전력 증가로 이어집니다. 이러한 사항을 극복하기 위해 HBM의 열 성능을 개선하는 것은 필수적입니다. HBM의 온도를 결정하는 요인으로는 열 저항, 전력 분포 및 크기, 그리고 온도 센서 위치가 있습니다. 또한, 냉각 성능, GPU/ASIC 전력 및 SiP 구조도 HBM 온도에 큰 영향을 미칩니다.
1-2. HBM의 대역폭 및 용량 증가 예상
HBM의 성능 향상은 다양한 분야에서의 요구 사항에 따라 빠르게 진행되고 있습니다. 특히, 고성능 컴퓨팅 분야에서는 HBM의 대역폭과 용량이 세대당 두세 배 증가할 것으로 예상되고 있습니다. 이러한 증가는 HBM의 우수한 성능을 유지하면서도 더 많은 데이터를 빠르게 처리할 수 있는 능력을 필요로 합니다.
HBM의 성능은 여러 칩을 수직으로 쌓아 올림으로써 달성됩니다. 이러한 구조는 메모리와 로직 다이 간의 통신을 용이하게 하기 위해 2.5D 패키지 플랫폼인 실리콘 인터포저에 밀접하게 장착됩니다. 이러한 기술적 발전에 따라, HBM은 제한된 형태 요소 조건 하에서 더 높은 용량과 더 높은 속도를 필요로 합니다.
또, 이러한 요구 사항의 증가는 HBM의 열 저항과 전력 소모의 증가로 이어집니다. 예를 들어, 다음 세대 HBM의 전력은 30W를 초과할 것으로 예상되며, HBM의 스택 수는 12개 이상으로 증가할 것입니다. 따라서, HBM의 열적 문제를 개선하는 사항은 선택이 아니라 필수가 되었습니다.
2. Joint Thermal Resistance 최적화
Joint Thermal Resistance는 HBM의 열 성능에 큰 영향을 미치는 중요한 요소입니다. 이는 HBM의 구조와 그 구조 내에서의 열 전달 효율성에 직접적인 영향을 미칩니다. 특히, 고성능 컴퓨팅 분야에서는 HBM의 열 성능 최적화가 필수적입니다.
2-1. TCB-NCF와 MR-MUF의 열 저항 개선 가능성 분석
TCB-NCF와 MR-MUF는 HBM의 Joint Thermal Resistance를 최적화하기 위한 기술적 접근 방법 중 하나입니다. 이들은 각각 다른 방식으로 HBM의 열 저항을 개선하는 데 기여합니다.
TCB-NCF는 압축을 통해 칩의 왜곡을 제어하여 더 얇은 Joint 두께와 더 높은 금속 밀도를 가능하게 합니다. 반면, MR-MUF는 칩 간의 다이렉트릭에서 더 나은 열 전도도를 제공합니다. 특히, MUF의 충전재가 실리카에서 알루미나로 변경될 경우 열 전도도가 향상될 수 있습니다.
이러한 기술적 발전에 따라, TCB-NCF는 MR-MUF보다 약 35% 낮은 Joint Thermal Resistance를 제공할 것으로 예상됩니다. 또한, HCB라는 기술은 구리 패드와 SiO2 사이의 인터페이스를 결합하여 Joint 두께를 최소화하는 방법으로, TCB에 비해 80% 이상의 Joint Thermal Resistance 감소가 예상됩니다.
이러한 분석 결과를 바탕으로, HBM의 Joint Thermal Resistance 최적화는 HBM의 전체적인 열 성능 향상에 크게 기여할 것으로 예상됩니다. 특히, 고성능 컴퓨팅 분야에서는 이러한 최적화가 HBM의 성능과 안정성을 크게 향상시킬 것입니다.
2-2. HCB 기술의 열적 Issue 개선을 위한 도전
HCB(Hybrid Copper Bonding) 기술은 HBM의 열 성능을 향상시키기 위한 혁신적인 접근 방법 중 하나입니다. 이 기술은 HBM의 Joint Thermal Resistance를 크게 감소시키는 데 중요한 역할을 합니다. 그러나, HCB를 적용하더라도 HBM 내부의 열 저항은 여전히 존재하며, 이는 HBM의 전체적인 열 성능에 영향을 미칩니다.
HCB 기술의 적용을 통해, HBM의 Stack Thermal Resistance는 15-30% 개선될 것으로 확인되었습니다. 이는 HCB 기술이 TCB(Termocompression Bonding)에 비해 더 우수한 열 전달 효율성을 제공하기 때문입니다. 그러나, HCB를 사용하여 Joint Thermal Resistance를 최소화하더라도, HBM 내부의 on-chip 및 passivation layer로 인한 열 저항은 여전히 존재합니다.
따라서, HCB 기술만으로는 HBM의 열적 도전을 완전히 극복하기 어렵습니다. HBM의 열 성능을 최적화하기 위해서는 Joint Thermal Resistance뿐만 아니라 on-chip 및 passivation layer의 열 저항도 고려해야 합니다. 이러한 고려사항을 바탕으로, HBM의 열 성능 최적화 방안을 연구하고 개발하는 것이 중요합니다.
HBM의 열 성능 향상은 고성능 컴퓨팅 분야에서 HBM의 안정성과 성능을 높이는 데 큰 도움이 될 것입니다. 특히, HCB와 같은 혁신적인 기술의 도입은 HBM의 열 성능을 한 단계 더 향상시킬 수 있는 기회를 제공합니다.
3. 12 Stacks 이상의 HBM 확장 전략
HBM의 확장 전략은 고성능 컴퓨팅의 요구 사항에 따라 계속 발전하고 있습니다. 12 Stacks 이상의 HBM 확장은 HBM의 성능과 안정성을 더욱 향상시키기 위한 중요한 전략 중 하나입니다. 이를 위해 on-chip 최적화와 시스템 온도 예측, 그리고 DRAM 수명 예측과 같은 다양한 연구와 기술 개발이 필요합니다.
3-1. On-chip 최적화의 필요성
HBM의 내부 온도는 스택 수와 본딩 방법에 따라 예상되는 온도 증가를 예측하기 위해 연구되었습니다. 활성 액체 냉각 환경에서 65°C의 케이스 온도로, 12H HBM이 95°C 아래에서 사용될 수 있는 수준으로 가정하였습니다. 이 경우, HBM 내부에서의 온도 증가 여유는 약 30°C로 예상됩니다.
3-2. 시스템 온도 예측 및 DRAM 수명 예측
HBM의 사용이 High Performance Computing (HPC) 분야에서 빠르게 증가함에 따라, HBM에 필요한 대역폭과 용량은 세대마다 두세 배 증가할 것으로 예상됩니다. 이러한 증가된 요구 사항으로 인해 다음 세대 HBM의 전력은 30W를 초과할 것으로 예상되며, HBM의 스택 수는 증가할 것입니다. 이러한 상황에서 HBM 내부의 온도는 중요한 변수가 됩니다. 따라서 제한된 온도 범위 내에서 16H를 사용하기 위해서는 전력 감소 솔루션이 적용되어야 하며, 칩 영역의 추가 최적화를 통해 3-4°C까지 추가 개선의 여지가 있습니다.
HBM 관련 이전 게시글
2023.10.07 - [시사 및 이슈/국내 반도체 기업] - 삼성전자 DDR6, CXL2.0 도입 (feat. 예스티 HBM용 웨이퍼 가압 장비)
삼성전자 DDR6, CXL2.0 도입 (feat. 예스티 HBM용 웨이퍼 가압 장비)
삼성전자의 최신 기술인 DDR6와 CXL2.0은 데이터 전송 속도와 성능을 향상하며, 고성능 컴퓨팅 및 데이터 센터 분야에서의 경쟁력을 강화합니다. 또한, 예스티와의 이번 협력으로 HBM용 웨이퍼 가압
hongya-world.tistory.com
2023.09.19 - [IT & 과학/반도체 소자] - HBM DRAM - 고대역폭 메모리 Architecture // HBM2, HBM3, TSV, 3D 스택 DRAM
HBM DRAM - 고대역폭 메모리 Architecture // HBM2, HBM3, TSV, 3D 스택 DRAM
HBM DRAM 기술의 핵심 아키텍처와 특징을 탐색하며, 고대역폭 메모리의 혁신적인 변화와 그 응용 분야를 알아봅니다. HBM2와 HBM3의 차이점, TSV 기술의 중요성, 그리고 3D 스택 DRAM 솔루션의 장점을 중
hongya-world.tistory.com
2023.09.18 - [IT & 과학/반도체 기술 공정] - CMOS 2.0 : 초소형 트랜지스터, Imec의 Sub-1nm 로드맵
CMOS 2.0 : 초소형 트랜지스터, Imec의 Sub-1nm 로드맵
Imec의 Sub-1nm 트랜지스터와 3D-Stacked CMOS 2.0 기술 로드맵을 알려드립니다. 특히, 이 기술이 어떻게 반도체 산업의 미래를 바꿀 것인지, 최신 Trend와 함께 향후 미래 기술 전망을 확인해 봅시다. 또,
hongya-world.tistory.com
'IT & 과학 > 반도체 기술 공정' 카테고리의 다른 글
| HKMG(High-k Metal Gate) 기술의 중요성과 이해 (feat. 삼성전자 DDR5) (1) | 2023.10.19 |
|---|---|
| PVD 공정의 원리와 특성(feat. 코팅 재료 선택, 기술/장비 선택) (0) | 2023.10.16 |
| CMOS 2.0 : 초소형 트랜지스터, Imec의 Sub-1nm 로드맵 (0) | 2023.09.18 |
| 반도체 CFET 기술의 이해 : TSMC의 3D 트랜지스터 전략 // CMOS와 GAA (2) | 2023.09.18 |
| 에이직랜드의 2023년 차세대 패키지 - RDL 인터포저, 실리콘 브릿지, 히트 스프레더 // 첨단 반도체 패키징 기술(2/3) (0) | 2023.09.03 |
